本周，固态存储协会（JEDEC）发布第三版HBM2存储标准JESD235C，将针脚带宽提高到3.2Gbps，前两版中依次是2Gbps、2.4Gbps，环比提升33%。
按照设计规范，单Die最大2GB、单堆栈12 Die（无标准高度限制），也就是24GB容量，匹配1024bit位宽，单堆栈理论最大带宽410GB/s。对于支持四堆栈（4096bit）的图形芯片来说，总带宽高达1.64TB/s。
第三代HBM2的电压和上一版一致，为1.2V，比第一代的1.35V有所下降。
简单比较下，常见高端独显采用的256bit GDDR6，按照14Gbps的针脚带宽计算，总带宽448GB/s，也就是第三代HBM2一个堆栈的水平。考虑到HBM2更容易扩充总线宽度，GDDR6过犹不及，况且单堆栈最大容量就能达到24GB，四堆栈直逼100GB。
图为HBM显存示意
事实上，3.2Gbps的第三代HBM2早先已经由三星和SK海力士提出，并更名为HBM2E，这种说法也得到了JEDEC默认。
在JESD235C标准发布的同时，三星宣布，名为Flashbolt（前两代名为Flarebolt和Aquabolt）的第三代HBM2（HBM2E）存储芯片将在上半年量产，单颗最大容量16GB，由16Gb的单Die通过8层堆叠而成。
三星的第三代HBM2E甚至支持超频，单针脚可加速到4.2Gbps，单堆栈最大带宽从而升至538GB/s。
